s
19 708 Pages

NMOS Logic
Structure interne d'un MOSFET De type N

la logique NMOS utilisations des transistors à effet de champ métal-semiconducteur-oxyde (MOSFET) avec dopage de type N à mettre en oeuvre des circuits logiques et d'autres circuits numériques. la transistors NMOS ont trois modes de fonctionnement: dans la zone d'exclusion, dans le domaine de triode et dans la zone de saturation.

Les nMOS sont disposés dans la soi-disant « pull-down » réseau (PDN) entre la sortie du circuit logique et tension entrée négative, tandis que résistance est positionné entre la sortie et la tension entrée positive. Le circuit est conçu de telle sorte que la sortie désirée est faible, et donc le réseau PDN est active, créant ainsi un courant entre l'entrée et la sortie.

Prenons comme exemple un Porte NON-OU logique. Si l'entrée A est élevée ou l'entrée B est élevé (niveau logique 1), le transistor MOS respectif agit comme une résistance ayant résistance faible entre l'entrée et la sortie, en poussant la sortie soit faible (niveau logique 0). Lorsque A et B sont élevés, les deux transistors conduisent et créer un chemin de moindre résistance encore de. Le seul cas dans lequel la sortie est élevée est lorsque les deux transistors sont bloqués, ce qui se produit lorsque les deux A et B sont faibles.

Table de vérité d'une porte NON-OU:

A B A ni B
0 0 1
0 1 0
1 0 0
1 1 0

Bien que la logique NMOS est simple à concevoir et à construire (un MOSFET Il peut fonctionner à partir résistance, de sorte que le circuit entier peut être constitué par MOSFET), il présente quelques problèmes. Ce qu'il est pire que lorsque le flux dans le circuit une partie de traction vers le bas du circuit est actif, un courant continu, ce qui conduit à une dissipation de puissance.

En outre, les circuits NMOS sont lents à commutation de faible à élevé; Il se produit lorsque le haut vers bas transition, les transistors offrent une faible résistance et charge capacitive sortie se dissipe très rapidement. La résistance entre la sortie et l'entrée de tension positive, cependant, est beaucoup plus grande, ce qui provoque un intervalle de temps plus important pour la commutation bas-haut. Pour contourner ce problème, vous pouvez utiliser une résistance avec moins de résistance, mais il générerait une plus grande dissipation de puissance en échange d'une plus grande vitesse.

De plus, les entrées logiques asymétriques rendent les circuits NMOS sensibles à bruit.

Ces inconvénients sont la raison pour laquelle la logique NMOS a été supplanté par la logique CMOS à la fois dans les bas circuits numériques puissance que dans ceux à vitesse élevée, tel que microprocesseurs au cours de la années quatre-vingt.